招聘職位
- 招賢納士
- 招聘職位
部門: 銷售部
學(xué)歷要求: 本科及以上
工作地點: 北京/深圳/上海/杭州/成都/西安/珠海
主要崗位職責(zé):
1、負(fù)責(zé)FPGA產(chǎn)品在通信客戶的銷售及推廣，制定銷售計劃和目標(biāo)；
2、根據(jù)市場營銷計劃，積極開展銷售活動，推動業(yè)績增長，完成銷售任務(wù)；
3、負(fù)責(zé)FPGA在通信市場的戰(zhàn)略規(guī)劃和戰(zhàn)術(shù)執(zhí)行，及時匯報市場反饋，提出改進(jìn)建議；
4、管理維護(hù)客戶關(guān)系，定制客戶的長期戰(zhàn)略合作計劃，監(jiān)測客戶滿意度，積極解決客戶問題。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：電子工程、市場營銷等相關(guān)專業(yè)優(yōu)先；
3.經(jīng)驗要求：3年以上銷售管理經(jīng)驗，擁有FPGA銷售經(jīng)驗、大型通信設(shè)備客戶營銷經(jīng)驗的優(yōu)先；有半導(dǎo)體、通信等相關(guān)專業(yè)銷售管理經(jīng)驗者優(yōu)先；
4.背景要求：
①管理能力：曾擔(dān)任部門某一專業(yè)領(lǐng)域的部分責(zé)任，參與部門重大決策，帶領(lǐng)、推動本業(yè)務(wù)領(lǐng)域工作的開展，管理和培養(yǎng)本業(yè)務(wù)領(lǐng)域的員工完成工作任務(wù)；
②計劃能力：能觀察任務(wù)或項目的難度，設(shè)定目標(biāo)，將工作分解成不同地流程步驟，制定工作計劃和安排工作，根據(jù)工作出現(xiàn)的問題進(jìn)行調(diào)整；
③溝通能力：能通過多種表達(dá)方式和對溝通環(huán)境的布置，與別人在愉快的氛圍中達(dá)成基本的共識；
④團(tuán)隊協(xié)作：在完成自己本職工作的時候，在他人提出請求時，比較樂于協(xié)助他人；
⑤執(zhí)行力：能自愿執(zhí)行上級的決策，通過帶領(lǐng)團(tuán)隊進(jìn)行各種作業(yè)活動；
⑥責(zé)任心：對待工作認(rèn)真負(fù)責(zé)，可以在規(guī)定時間內(nèi)保質(zhì)保量的完成。
技能要求:
1.具備出色的銷售技巧和談判能力，熟悉芯片行業(yè)市場情況；
2.具備良好的客戶服務(wù)意識和問題解決能力，了解市場和客戶需求；
3.具備良好的團(tuán)隊協(xié)作精神，能夠積極主動地完成工作任務(wù)；
4.具備責(zé)任感和敬業(yè)精神，具有良好的抗壓能力，善于挑戰(zhàn)；
5.具有良好的溝通能力及交際技巧，反應(yīng)敏捷，表達(dá)能力強，具有親和力。
2024-05-17 15:30:20
部門: 公共事務(wù)部
學(xué)歷要求: 本科及以上
工作地點: 北京
主要崗位職責(zé):
1.協(xié)助總經(jīng)理或總工進(jìn)行日常技術(shù)管理工作，包括但不限于項目管理、項目進(jìn)度跟蹤和質(zhì)量控制等；
2.協(xié)助管理技術(shù)資源，負(fù)責(zé)公司內(nèi)部技術(shù)資料的整理、歸檔和更新，確保資料的準(zhǔn)確性和可追溯性；
3.參與項目申報工作，包括項目方案的評估與篩選，撰寫項目申請書、準(zhǔn)備申報材料、跟蹤申報進(jìn)度等；
4.組織并參與技術(shù)團(tuán)隊的項目培訓(xùn)，組織并參與項目會議，記錄會議紀(jì)要，并監(jiān)督會議決策的執(zhí)行情況；
5.與研發(fā)團(tuán)隊、市場銷售部門和客戶保持密切合作和良好溝通，確保項目需求的準(zhǔn)確理解和有效傳達(dá)；
6.負(fù)責(zé)公司內(nèi)部的合同資料管理；
7.完成部門領(lǐng)導(dǎo)交辦的其他技術(shù)管理和項目相關(guān)工作。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：電子工程、微電子學(xué)、計算機科學(xué)等相關(guān)專業(yè)；
3.經(jīng)驗要求：1-3年以上技術(shù)管理工作經(jīng)驗，有項目管理或技術(shù)文檔編寫經(jīng)驗者優(yōu)先；
4.背景要求：
①專業(yè)能力：能在適度的監(jiān)督下按照建議的程序操作執(zhí)行；與工作相關(guān)的同事及外部人員有效協(xié)作；
②通用能力：初步具備所在崗位的基本框架知識，需要接受上級指導(dǎo)，與同事一起協(xié)作完成工作任務(wù)，并保持一貫的學(xué)習(xí)習(xí)慣；
③組織影響力：具備總結(jié)歸納能力，能在團(tuán)隊內(nèi)做小規(guī)模工作經(jīng)驗的分享。
技能要求:
1.具備良好的溝通能力和團(tuán)隊合作精神，能夠與不同部門和層級的人員有效溝通；
2.具備較強的組織協(xié)調(diào)能力和時間管理能力，能夠處理多線任務(wù)并確保項目按時完成；
3.熟練使用辦公軟件，如Microsoft Office、PDF、思維導(dǎo)圖等，具備基本的數(shù)據(jù)分析能力；
4.具備較強的問題解決能力和邏輯思維能力，能夠快速應(yīng)對復(fù)雜情況
5.具備良好的中英文書面和口頭表達(dá)能力，能夠撰寫技術(shù)文檔和項目報告。
2024-05-17 14:59:38
部門: 產(chǎn)品工程部
學(xué)歷要求: 本科及以上
工作地點: 北京
主要崗位職責(zé):
1.負(fù)責(zé)根據(jù)芯片產(chǎn)品手冊制定相應(yīng)的Test Plan；
2.負(fù)責(zé)Loadboard、ProbeCard等測試硬件設(shè)計和制作；
3.負(fù)責(zé)測試Pattern的轉(zhuǎn)換，CP和FT測試程序開發(fā)和調(diào)試；
4.負(fù)責(zé)產(chǎn)品的NPI導(dǎo)入、測試程序優(yōu)化和良率提升，解決芯片量產(chǎn)中遇到的問題；
5.配合完成芯片可靠性實驗的相關(guān)工作。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：微電子、自動化等工科相關(guān)專業(yè)優(yōu)先；
3.經(jīng)驗要求：1年以上芯片測試程序開發(fā)和量產(chǎn)工作經(jīng)驗；有半導(dǎo)體行業(yè)或科研類公司工作經(jīng)驗者優(yōu)先；
4.背景要求：
①專業(yè)能力：能夠從事具體的設(shè)計、工藝改進(jìn)及其他技術(shù)輔助性工作；能夠完成具體的單項功能開發(fā)；
②通用能力：需要上級或同事對負(fù)責(zé)的任務(wù)和完成的產(chǎn)出進(jìn)行清晰的定義和溝通，并隨時提供支持以達(dá)到目標(biāo)要求；能配合完成常規(guī)工作任務(wù)及稍復(fù)雜工作任務(wù)；
③組織影響力：具備一定總結(jié)歸納能力。
技能要求:
1.具有一種測試平臺的測試程序開發(fā)能力；（V93K、J750、UltraFlex、Chroma等）；
2.了解PCB設(shè)計流程，PCB信號完整性和電源完整性知識；
3.具備良好的溝通和協(xié)調(diào)能力，能夠與不同部門和團(tuán)隊有效合作，處理復(fù)雜事務(wù)；
4.具有良好的溝通能力、分析問題能力；
5.掌握Python或者Perl腳本語言優(yōu)先考慮。
2024-05-17 15:07:10
部門: 應(yīng)用系統(tǒng)部
學(xué)歷要求: 本科及以上
工作地點: 北京/西安/珠海
主要崗位職責(zé):
1.負(fù)責(zé)公司FPGA方案的研發(fā)；
2.負(fù)責(zé)公司FPGA相關(guān)demo板的設(shè)計和調(diào)試；
3.負(fù)責(zé)需求FPGA實現(xiàn)以及客戶需求功能定制開發(fā)；
4.配合銷售人員，為客戶提供項目、方案的技術(shù)講解、產(chǎn)品演示；
5.幫助或者為客戶產(chǎn)品開發(fā)、設(shè)計、調(diào)試等；
6.向技術(shù)部門提供合理化建議，為整體產(chǎn)品的策劃與銷售政策的制定提供有力的決策支持。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：微電子、電子信息、通信工程等電子類相關(guān)專業(yè)優(yōu)先；
3.經(jīng)驗要求：碩士3年以上或本科5年以上FPGA相關(guān)研發(fā)經(jīng)驗；
4.背景要求：
①專業(yè)能力：能夠負(fù)責(zé)小項目或具體產(chǎn)品的組織開發(fā)、工藝改進(jìn)工作,工作零誤差；
②通用能力：在組織內(nèi)獨立組織負(fù)責(zé)小型項目,對問題有獨立判斷，對于問題的識別、優(yōu)先級分配有初步見解,能夠?qū)で筚Y源解決問題，表現(xiàn)出一定解決復(fù)雜問題的能力;能夠?qū)θ壊块T的目標(biāo)和價值產(chǎn)出有顯著貢獻(xiàn)；
③組織影響力：在組內(nèi)或團(tuán)隊內(nèi)具備一定的專業(yè)影響力；識別并指導(dǎo)初級/中級工程師的工作；進(jìn)行團(tuán)隊內(nèi)工作經(jīng)驗分享。
技能要求:
1.熟悉Xilinx或Altera器件，能夠熟練使用相關(guān)軟件進(jìn)行設(shè)計和調(diào)試；
2.具有豐富的電路板設(shè)計和調(diào)試經(jīng)驗，尤其是DDR3、DDR4和高速傳輸協(xié)議；
3.具有DDR3、DDR4和Serdes的RTL設(shè)計經(jīng)驗，能夠獨立完成相關(guān)的設(shè)計和驗證工作；
4.熟悉硬件電路設(shè)計和硬件調(diào)試；
5.性格開朗，具備良好的溝通能力、表達(dá)能力、協(xié)作能力和客戶服務(wù)的意識。
2024-05-17 15:12:22
部門: 應(yīng)用系統(tǒng)部
學(xué)歷要求: 碩士
工作地點: 北京/西安
主要崗位職責(zé):
1.負(fù)責(zé)公司FPGA方案的研發(fā)；
2.負(fù)責(zé)公司FPGA相關(guān)demo板的設(shè)計和調(diào)試；
3.負(fù)責(zé)需求FPGA實現(xiàn)以及客戶需求功能定制開發(fā)；
4.配合銷售人員，為客戶提供項目、方案的技術(shù)講解、產(chǎn)品演示；
5.幫助或者為客戶產(chǎn)品開發(fā)、設(shè)計、調(diào)試等；
6.向技術(shù)部門提供合理化建議，為整體產(chǎn)品的策劃與銷售政策的制定提供有力的決策支持。
基本條件:
1.學(xué)歷：碩士及以上；
2.專業(yè)：微電子、電子信息、通信工程等電子類相關(guān)專業(yè)優(yōu)先；
3.經(jīng)驗要求：碩士3年以上FPGA相關(guān)研發(fā)經(jīng)驗；
4.背景要求：
①專業(yè)能力：能夠負(fù)責(zé)小項目或具體產(chǎn)品的組織開發(fā)、工藝改進(jìn)工作,工作零誤差；
②通用能力：在組織內(nèi)獨立組織負(fù)責(zé)小型項目,對問題有獨立判斷，對于問題的識別、優(yōu)先級分配有初步見解,能夠?qū)で筚Y源解決問題，表現(xiàn)出一定解決復(fù)雜問題的能力;能夠?qū)θ壊块T的目標(biāo)和價值產(chǎn)出有顯著貢獻(xiàn)；
③組織影響力：在組內(nèi)或團(tuán)隊內(nèi)具備一定的專業(yè)影響力；識別并指導(dǎo)初級/中級工程師的工作；進(jìn)行團(tuán)隊內(nèi)工作經(jīng)驗分享。
技能要求:
1.熟悉Xilinx或Altera器件，能夠熟練使用相關(guān)軟件進(jìn)行設(shè)計和調(diào)試；
2.具有豐富的軟件無線電、雷達(dá)等數(shù)字信號處理領(lǐng)域工作經(jīng)驗；
3.熟悉Zynq或者SoC FPGA；
4.性格開朗，具備良好的溝通能力、表達(dá)能力、協(xié)作能力和客戶服務(wù)的意識。
2024-05-17 15:25:23
部門: 市場部
學(xué)歷要求: 本科或以上
工作地點: 北京
主要崗位職責(zé):
1.掌握FPGA/ARM/dsp/zynq等內(nèi)容，與產(chǎn)品經(jīng)理、研發(fā)工程師緊密合作，根據(jù)產(chǎn)品需求和技術(shù)設(shè)計組織文檔內(nèi)容的編寫，包括但不限于產(chǎn)品用戶文檔、技術(shù)文檔、在線幫助及其他類型文檔，并組織文檔的審校，負(fù)責(zé)版本的更新及發(fā)布。
2.整合優(yōu)化已歸檔的資料，協(xié)同市場部門規(guī)劃和編寫文案、教程、實踐、圖解、多媒體等形式的內(nèi)容體系，為市場宣傳提供完整支撐。
3.負(fù)責(zé)公司項目的專利事務(wù)，包括專利撰寫、專利流程管理、檔案管理等。
4.關(guān)注微電子行業(yè)熱點信息，通過公司整體業(yè)務(wù)需要和研發(fā)進(jìn)度定期優(yōu)化的熱點數(shù)據(jù)洞察，能夠迅速做出反應(yīng)，完成相關(guān)文字內(nèi)容的創(chuàng)新與結(jié)合。
5.完成上級交辦的其他任務(wù)。
基本條件:
1.電子學(xué)、微電子學(xué)、自動化、通信相關(guān)專業(yè)本科及以上學(xué)歷，非相關(guān)專業(yè)勿擾；
2.具有數(shù)字電路基礎(chǔ)知識，了解FPGA的使用和基礎(chǔ)知識；良好的電子電路分析能力；對具有航天、航空工作經(jīng)驗的優(yōu)先考慮。
3.了解專利法，具備專利檢索能力，精通英語，能正確理解國內(nèi)外文獻(xiàn)內(nèi)容，熟悉專利申請流程以及具有撰寫專利申請稿的能力。
4.具備優(yōu)秀的語言理解能力、信息架構(gòu)能力及文檔寫作能力，熟悉技術(shù)文檔風(fēng)格。
5.了解Vivado、Quartus的使用流程；
6.具有團(tuán)隊精神，責(zé)任感，積極主動，溝通能力強。
2022-08-26 14:59:53
部門: 投融資部
學(xué)歷要求: 本科及以上
工作地點: 北京
主要崗位職責(zé):
1.負(fù)責(zé)制定公司的投融資戰(zhàn)略，結(jié)合公司發(fā)展需求和市場情況，規(guī)劃并實施適合的融資方案；
2.負(fù)責(zé)融資項目的全程管理，包括項目策劃、資金募集、談判協(xié)議、盡職調(diào)查、合同簽署等，確保融資項目的順利進(jìn)行和達(dá)成目標(biāo)；
3.跟蹤和分析資本市場的動態(tài)和趨勢，參與公司的市場推廣活動，與潛在投資者進(jìn)行溝通和對接，提高公司的知名度和投資吸引力；
4.協(xié)助管理公司的投資組合，包括現(xiàn)有投資項目的監(jiān)督和績效評估，提出優(yōu)化方案；
5.評估并篩選潛在的投資機會，進(jìn)行盡職調(diào)查和風(fēng)險分析，為公司的投資決策提供建議和意見；
6.與金融機構(gòu)、投資機構(gòu)、股東等相關(guān)方保持良好的合作關(guān)系，建立和維護(hù)長期穩(wěn)定的融資渠道。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：金融、經(jīng)濟(jì)、投資管理等相關(guān)專業(yè)優(yōu)先；
3.經(jīng)驗要求：10年以上投融資管理工作經(jīng)驗；有半導(dǎo)體行業(yè)或科研類公司投融資工作經(jīng)驗者優(yōu)先；
4.背景要求：
①專業(yè)能力：具備穩(wěn)定可靠的創(chuàng)造性執(zhí)行能力，獨立工作，只在最復(fù)雜的情況下接受指導(dǎo)；具有職能內(nèi)跨模塊的視角，能夠主導(dǎo)與外部人員的復(fù)雜合作；
②通用能力：精通多個模塊的專業(yè)理論，能夠牽頭負(fù)責(zé)完成部門級項目；
③組織影響力：在團(tuán)隊內(nèi)具備一定的專業(yè)影響力；能夠識別并指導(dǎo)專員/資深專員的工作；能夠沉淀方法論并推廣應(yīng)用。
技能要求:
1.具備豐富的投融資經(jīng)驗，熟悉股權(quán)融資、債券融資、并購重組等各類融資方式和工具；
2.熟悉資本市場的運作和法規(guī)，了解投資行業(yè)的趨勢和發(fā)展；
3.具備出色的項目管理能力，能夠有效地組織和管理復(fù)雜的融資項目；
4.具備較強的分析和決策能力，能夠獨立評估投資機會和風(fēng)險，并提出建議和方案；
5.熟練運用金融分析和投資軟件工具，具備良好的數(shù)據(jù)分析和報告撰寫能力；
6.具備良好的溝通和協(xié)調(diào)能力，能夠與各類利益相關(guān)方進(jìn)行有效的合作和溝通。
2024-05-17 15:34:46
部門: EDA軟件開發(fā)部
學(xué)歷要求: 本科及以上
工作地點: 北京
主要崗位職責(zé):
1.開發(fā)和優(yōu)化EDA軟件的各類算法模塊，實現(xiàn)網(wǎng)表優(yōu)化、綜合算法、布局布線算法和Verilog/ VHDL網(wǎng)表解析器開發(fā)；
2.開發(fā)和維護(hù)EDA軟件中的圖形模塊，包括繪圖、布局布線、GUI設(shè)計、以及相關(guān)仿真工具包等功能；
3.參與電路的編程及調(diào)試軟件的設(shè)計與開發(fā)；
4.提供技術(shù)支持和培訓(xùn)，撰寫相關(guān)設(shè)計輸出文檔；
5.完成上級領(lǐng)導(dǎo)安排的其他事項。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：計算機、軟件工程相關(guān)專業(yè)，電子科學(xué)與技術(shù)、微電子學(xué)相關(guān)專業(yè)；
3.經(jīng)驗要求：至少5年以上EDA軟件開發(fā)工作經(jīng)驗；具有帶隊工作經(jīng)驗；
4.背景要求：
①專業(yè)能力：能夠負(fù)責(zé)小項目或具體產(chǎn)品和模塊的組織開發(fā)、技術(shù)改進(jìn)工作,工作零誤差；
②通用能力：在組織內(nèi)獨立組織負(fù)責(zé)小型項目,對問題有獨立判斷，對于問題的識別、優(yōu)先級分配有初步見解,能夠?qū)で筚Y源解決問題，表現(xiàn)出一定解決復(fù)雜問題的能力;能夠?qū)M內(nèi)的目標(biāo)和價值產(chǎn)出有顯著貢獻(xiàn)；
③組織影響力：在組內(nèi)或團(tuán)隊內(nèi)具備一定的專業(yè)影響力；識別并指導(dǎo)初級/中級工程師的工作；進(jìn)行團(tuán)隊內(nèi)工作經(jīng)驗分享。
技能要求:
1.熟練掌握C++或其他相關(guān)編程語言，具備良好的編程能力和代碼優(yōu)化能力；
2.熟悉FPGA的EDA軟件工具，了解其架構(gòu)、功能和工作流程；
3.在EDA軟件的各項模塊開發(fā)方面擁有一定的工作經(jīng)驗，熟悉綜合、布局和布線等相關(guān)算法和技術(shù)；
4.具備一定的電子設(shè)計和電路知識，了解常見的電路元件、設(shè)計流程和標(biāo)準(zhǔn)；
5.能夠熟練閱讀英文文獻(xiàn)，能夠根據(jù)具體需求場景提煉算法并寫出程序；
6.對軟件開發(fā)持有創(chuàng)新思維，能夠提出改進(jìn)和優(yōu)化的建議。
2022-08-26 13:16:55
部門: 芯片開發(fā)部
組別: 定制后端組
學(xué)歷要求: 本科或以上
工作地點: 北京/珠海/西安
主要崗位職責(zé):
1.負(fù)責(zé)全定制電路版圖的設(shè)計實現(xiàn)；
2.完成芯片設(shè)計，驗證相關(guān)文檔；
3.為內(nèi)外部客戶提供芯片相關(guān)技術(shù)支持。
基本條件:
1.微電子學(xué)或相近專業(yè)本科及以上學(xué)歷；
2.具備集成電路工藝和版圖基礎(chǔ)知識，良好的半導(dǎo)體物理、半導(dǎo)體器件知識儲備；
3.了解后端設(shè)計EDA工具、方法和流程；
4.熟悉linux/windows/office等軟件的使用；
5.具有良好的溝通、學(xué)習(xí)能力；
6.具有1年以上相關(guān)工作經(jīng)驗。
2022-08-26 13:22:06
部門: 芯片開發(fā)部
組別: SOC設(shè)計組
學(xué)歷要求: 碩士
工作地點: 北京/珠海/西安
主要崗位職責(zé):
1.參與芯片設(shè)計項目中數(shù)字電路的設(shè)計開發(fā)，實現(xiàn)芯片產(chǎn)品對數(shù)字電路的功能、性能要求；
2.進(jìn)行RTL設(shè)計，并編寫芯片設(shè)計，驗證相關(guān)文檔；
3.為內(nèi)外部客戶提供芯片相關(guān)技術(shù)支持。
基本條件:
1.電子學(xué)、微電子學(xué)或相關(guān)專業(yè)碩士及以上學(xué)歷；
2.具有數(shù)字電路基礎(chǔ)知識，了解半導(dǎo)體物理、半導(dǎo)體器件知識；良好的電子電路分析能力；
3.熟悉數(shù)字前端設(shè)計EDA工具、方法和流程，會使用verilog/shell/SystemVerilog/perl等語言，具有FPGA相關(guān)設(shè)計經(jīng)驗者優(yōu)先；
4.熟悉ARM或RSIC-V等CPU體系架構(gòu)，熟悉常用外設(shè)接口UART、SPI、I2C、USB等外設(shè)優(yōu)先；
5.熟悉常用存儲器NORFlash，NANDFlash，DRAM等優(yōu)先；
6.具有團(tuán)隊精神，責(zé)任感，積極主動，溝通能力強。
2022-08-26 13:27:44
部門: 芯片開發(fā)部
組別: eFPGA設(shè)計組
學(xué)歷要求: 碩士
工作地點: 北京/珠海/西安
主要崗位職責(zé):
1.負(fù)責(zé)芯片設(shè)計項目中全定制電路的設(shè)計，實現(xiàn)芯片的功能、性能和可靠性要求；
2.完成芯片設(shè)計驗證相關(guān)文檔；
3.為內(nèi)外部客戶提供芯片相關(guān)技術(shù)支持。
基本條件:
1.微電子學(xué)，半導(dǎo)體或相關(guān)專業(yè)碩士及以上學(xué)歷;
2.具有FPGA芯片或者SRAM，DRAM，F(xiàn)lash等memory電路設(shè)計經(jīng)驗者優(yōu)先；
3.熟悉定制電路IP的設(shè)計、驗證和交付流程；
4.熟練使用hspice/finesim/xa/xa-vcs/等EDA工具以及virtuoso等cadence集成電路設(shè)計環(huán)境；
5.熟悉shell、perl和python等腳本語言；
6.熟練使用電路仿真軟件建立正確的仿真測試平臺并正確分析電路仿真結(jié)果；
7.具有多次成功流片的經(jīng)驗；
8.良好的團(tuán)隊合作精神，工作敬業(yè)負(fù)責(zé);
2022-08-26 14:18:30
部門: 模擬設(shè)計組
組別: 芯片開發(fā)組
學(xué)歷要求: 本科及以上
工作地點: 北京//西安
主要崗位職責(zé):
1.負(fù)責(zé)芯片設(shè)計項目中模擬前端線路設(shè)計、總體線路設(shè)計開發(fā)和驗證工作，實現(xiàn)芯片的功能、性能要求；
2.深刻理解復(fù)雜功能模塊的工作原理、熟悉各種結(jié)構(gòu)的濾波器，有一定的代碼和系統(tǒng)建模能力；
3.熟悉模塊開發(fā)流程，可以獨立完成每一個環(huán)節(jié)，比如電路實現(xiàn)方案，電路設(shè)計，仿真驗證，指導(dǎo)后端處理關(guān)鍵信號及數(shù)模接口信號；
4.掌握常用測試儀器的使用方法，完成芯片設(shè)計驗證相關(guān)文檔；
5.具有制定新方案、開發(fā)新流程的能力，為內(nèi)外部客戶提供芯片相關(guān)技術(shù)支持；
6.完成上級領(lǐng)導(dǎo)安排的其他事項。
基本條件:
1.學(xué)歷：本科及以上；
2.專業(yè)：電子學(xué)、微電子學(xué)等相關(guān)專業(yè)優(yōu)先；
3.經(jīng)驗要求：至少5年以上模擬電路設(shè)計工作經(jīng)驗；具有帶隊工作經(jīng)驗；
4.背景要求：
①專業(yè)能力：能夠負(fù)責(zé)小項目或具體產(chǎn)品的組織開發(fā)、工藝改進(jìn)工作,工作零誤差；
②通用能力：在組織內(nèi)獨立組織負(fù)責(zé)小型項目,對問題有獨立判斷，對于問題的識別、優(yōu)先級分配有初步見解,能夠?qū)で筚Y源解決問題，表現(xiàn)出一定解決復(fù)雜問題的能力;能夠?qū)θ壊块T的目標(biāo)和價值產(chǎn)出有顯著貢獻(xiàn)；
③組織影響力：在組內(nèi)或團(tuán)隊內(nèi)具備一定的專業(yè)影響力；識別并指導(dǎo)初級/中級工程師的工作；進(jìn)行團(tuán)隊內(nèi)工作經(jīng)驗分享。
技能要求:
1.熟悉virtuoso、office、hspice、finesim、xa、matlab、xa-vcs、ams、ads/hfss/emx、vivado/ise等EDA軟件；
2.有一定腳本能力如python、skill、perl、veriloga等；
3.熟悉各種結(jié)構(gòu)的放大器、ldo、bandgap、偏置電流源、恒定跨導(dǎo)/擺幅電流源、插值器、混頻器、模擬/數(shù)據(jù)濾波器；
4.在多領(lǐng)域（如pll、dll、serdes、dc-dc、adc、rf、ddr）有深厚的基礎(chǔ)，有較強的獨立交付能力并能幫助團(tuán)隊解決棘手問題，具有較強的抗壓能力；
5.熟悉后端、數(shù)字開發(fā)流程，具備版圖中的關(guān)鍵信號及數(shù)模接口信號處理能力；
6.具有團(tuán)隊構(gòu)建和領(lǐng)導(dǎo)能力。
2022-08-26 13:34:04
部門: 芯片開發(fā)部
組別: ASIC后端組
學(xué)歷要求: 本科或以上
工作地點: 北京/珠海/西安
主要崗位職責(zé):
1. 負(fù)責(zé)頂層布局，pin-assign，feed-thru insertion的相關(guān)工作；
2. 負(fù)責(zé)指導(dǎo)或完成模塊級的后端全流程工作。From RTL to GDS；
3. 負(fù)責(zé)相關(guān)signoff check, 比如timing signoff, pv signoff；
4. 負(fù)責(zé)規(guī)劃并實現(xiàn)全局時鐘網(wǎng)絡(luò)；
5. 負(fù)責(zé)的power ground的規(guī)劃，并完成EMIR相關(guān)的檢查；
6. 負(fù)責(zé)SOC的PAD規(guī)劃，并協(xié)助封裝和板級工程師完成SI/PI的分析工作中
7. 協(xié)助前端和DFT工程師的相關(guān)工作，并參與SDC的檢查和優(yōu)化
基本條件:
1、了解數(shù)字IC設(shè)計全部流程，有大型芯片頂層物理設(shè)計/時許收斂/物理驗證等投片經(jīng)驗；
2、熟悉數(shù)字電路基礎(chǔ)，熟悉時序檢查和時序約束
3、熟悉功耗分析和供電可靠性分析，對版圖結(jié)構(gòu)和物理設(shè)計規(guī)則有一定的認(rèn)知能力；
4. 熟悉全局時鐘樹設(shè)計及檢查流程
5、熟悉一種以上的腳本語言，如python、perl，tcl 等；
6、熟練運用數(shù)字后端的主流EDA工具
2023-05-23 17:20:34
部門: 芯片開發(fā)部
組別: 芯片開發(fā)組
學(xué)歷要求: 碩士
工作地點: 北京/珠海/西安
主要崗位職責(zé):
1.負(fù)責(zé)芯片頂層或IP集成驗證；
2.與設(shè)計人員共同制定驗證規(guī)格和測試計劃，并搭建基于UVM的驗證平臺；
3.執(zhí)行驗證計劃，編寫測試用例，開展遞歸測試，完成問題的調(diào)試和修復(fù)；
4.負(fù)責(zé)覆蓋率收斂，并設(shè)計和編寫測試用例完成signoff前的cross-check ；
5.開展門級功能和時序仿真 ；
6.為芯片的bringup提供支持。
基本條件:
1.微電子、計算機、通信等相關(guān)專業(yè)，碩士及以上學(xué)歷；
2.熟悉IC驗證流程，具備豐富的IP/SOC驗證以及成功流片的經(jīng)驗；
3.熟悉SystemVerilog和UVM驗證方法學(xué)；
4.熟悉AXI/APB/AHB等總線協(xié)議；
5.熟悉時鐘、復(fù)位以及低功耗驗證；
6.熟悉門級仿真；
7.能夠識別項目風(fēng)險點，具備團(tuán)隊協(xié)作精神，思路清晰，愛鉆研，具備抗壓能力。
2022-08-26 14:22:24
部門: 芯片開發(fā)部
組別: ASIC后端組
學(xué)歷要求: 本科或以上
工作地點: 北京/珠海/西安
主要崗位職責(zé):
1、負(fù)責(zé)中大規(guī)模芯片頂層或者模塊的綜合，STA，F(xiàn)V，timing fix 等工作
2、編寫時序約束，并對SDC的質(zhì)量負(fù)責(zé)
3、與前后端協(xié)作完成綜合優(yōu)化與時序 sign-off；
基本條件:
1、具有SOC芯片綜合經(jīng)驗
2、熟悉時序約束的編寫和檢查, 以及大規(guī)模 SOC 靜態(tài)時序分析流程與 signoff。
3、熟練使用 Synopsys DC/formality/ PT 等時序分析工具和流程。
4、熟悉 tcl，能夠使用 perl/python 提高工作效率
5、有高速 CPU/DDR/PCIE 等相關(guān)時序收斂經(jīng)驗者優(yōu)先；
2023-05-23 17:26:00
部門: 芯片開發(fā)部
組別: ASIC后端組
學(xué)歷要求: 本科或以上
工作地點: 北京/珠海/西安
主要崗位職責(zé):
1、負(fù)責(zé)SOC項目DFT spec的定義
2、負(fù)責(zé)SOC項目DFT架構(gòu)設(shè)計和實現(xiàn)
3、負(fù)責(zé)提供DFT相關(guān)SDC，協(xié)助后端工程師進(jìn)行DFT相關(guān)時序收斂
4、負(fù)責(zé)芯片 SOC 和模塊的 DFT 流程，包括 SCAN(stuck-at, at speed)，BSD, JTAG,LBIST 等
5、與前后端協(xié)作完成綜合優(yōu)化與時序 sign-off；
6、參與芯片bring-up調(diào)試，及芯片的良率提升以及故障分析
基本條件:
1、具有SOC芯片DFT 經(jīng)驗
2、熟悉DFT流程及相關(guān)工具
3、熟悉 tcl，能夠使用 perl/python 提高工作效率
4、理解芯片的生產(chǎn)流程，封裝和量產(chǎn)流程
5、熟悉綜合/STA者優(yōu)先
2023-05-23 17:23:02
部門: 芯片研發(fā)部
組別: eFPGA設(shè)計組
學(xué)歷要求: 本科或以上
工作地點: 北京
主要崗位職責(zé):
1、協(xié)助定制電路及版圖工程師進(jìn)行效率提升，協(xié)助IT工程師進(jìn)行資源優(yōu)化。
2、完成部分定制電路的設(shè)計工作包括，EDA的自動化，
設(shè)計與驗證流程自動化及優(yōu)化。
設(shè)計數(shù)據(jù)管理自動化
數(shù)據(jù)整理及分析腳本化
簡單圖形界面編寫等
基本條件:
1、熟悉linux系統(tǒng)，SVN管理，服務(wù)器資源池系統(tǒng)BJOB；
2、熟練應(yīng)用一種以上的腳本語言，如perl，python，shell，tcl等
3、熟練應(yīng)用makefile
4、熟悉skill語言是加分項
5、熟悉C/C++，Java等編程語言是加分項
6、了解定制電路設(shè)計流程，并有IC領(lǐng)域經(jīng)驗的優(yōu)先
2022-08-26 15:04:02
部門: 市場部
組別: 應(yīng)用系統(tǒng)部
學(xué)歷要求: 本科或以上
工作地點: 北京/珠海/西安
主要崗位職責(zé):
1、負(fù)責(zé)FPGA時序分析和優(yōu)化；
2、負(fù)責(zé)FPGA系統(tǒng)方案開發(fā)設(shè)計及新產(chǎn)品工程化，產(chǎn)品技術(shù)文檔撰寫；
3、負(fù)責(zé)關(guān)鍵技術(shù)領(lǐng)域的技術(shù)建設(shè)和問題定位分析；
4、負(fù)責(zé)版本發(fā)布的驗證以及客戶工程的軟件等問題定位分析。
基本條件:
1、本科及以上學(xué)歷，通信、計算機、自動化、電子等相關(guān)專業(yè)；
2、具有Altera/Xilinx任意一款系列FPGA芯片開發(fā)經(jīng)驗，熟悉Quartus II/ISE/Vivado/Modelsim等EDA軟件，熟練掌握Verilog語言；
3、熟悉Perl、TCL等腳本語言；
4、做事嚴(yán)謹(jǐn)。細(xì)心，具有良好的問題分析和學(xué)習(xí)創(chuàng)新能力，良好的團(tuán)隊精神。
2023-05-25 16:03:34
HR聯(lián)系方式
